(43) Date of publication of application: 08.01.91

(51) Int. CI

H01L 21/3205 H01L 21/90

(21) Application number: 01135009

(22) Date of filing: 29.05.89

(71) Applicant:

SONY CORP

(72) Inventor:

OTSU KOJI

MIZUMURA AKIRA

(54) SEMICONDUCTOR DEVICE


(57) Abstract:

PURPOSE: To avoid peeling-off of conductive materials, avoid a leakage defect caused by a mechanical stress given at the time of wire bonding and improve the reliability of a semiconductor device by a method wherein the conductive materials are buried in contact holes provided in the interlayer insulating films of a multilayer interconnection to form an electrode having a multilayer interconnection structure.

CONSTITUTION: Conductive materials 15A, 15B and 15C are buried in contact holes 5A, 7A and 9A formed in the interlayer insulating films 5, 7 and 9 and the positions of the conductive materials 15A, 15B and 15C are mutually shifted between upper and lower layers to form an electrode 13 having a multilayer interconnection structure. If a bonding wire is bonded to the electrode 13, a stress applied to the conductive materials 15B and 15C is relieved by foundation wiring layers 6 and 8, so that short-circuit failures between the electrode 13 and a semiconductor substrate 1 caused by the breakdown of a foundation insulating film 2 can be suppressed. As a result, a leakage defect can be avoided and, at the same time, peeling off of the conductive materials 15A, 15B

and 15C can be also avoided.

COPYRIGHT: (C)1991, JPO& Japio



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-001538

(43)Date of publication of application: 08.01.1991

(51)Int.CI.

H01L 21/3205 H01L 21/90

(21)Application number: 01-135009

(71)Applicant : SONY CORP

(22)Date of filing:

29.05.1989

(72)Inventor: OTSU KOJI


MIZUMURA AKIRA

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To avoid peeling-off of conductive materials, avoid a leakage defect caused by a mechanical stress given at the time of wire bonding and improve the reliability of a semiconductor device by a method wherein the conductive materials are buried in contact holes provided in the interlayer insulating films of a multilayer interconnection to form an electrode having a multilayer interconnection structure.

CONSTITUTION: Conductive materials 15A, 15B and 15C are buried in contact holes 5A, 7A and 9A formed in the interlayer insulating films 5, 7 and 9 and the positions of the conductive materials 15A, 15B and 15C are mutually shifted between upper and lower layers to form an electrode 13 having a multilayer interconnection structure. If a bonding wire is bonded to the electrode 13, a stress applied to the conductive materials 15B and 15C is relieved by foundation wiring layers 6 and 8, so that short-circuit failures between the electrode 13 and a semiconductor substrate 1 caused by the breakdown



of a foundation insulating film 2 can be suppressed. As a result, a leakage defect can be avoided and, at the same time, peeling off of the conductive materials 15A, 15B and 15C can be also avoided.

LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本 图 特 許 庁 (JP)

①特許出顧公開

◎ 公開特許公報(A) 平3-1538

@Int. Cl. 4

稳别記号

庁内整理番号

砂公開 平成3年(1991)1月8日

H 01 L

Α

H 01 L 21/88

審査請求 未請求 請求項の数 1

(全5頁)

❷発明の名称 半導体袋置

> D# 取 平1-135009

砌吊 平1(1989)5月29日

東京都品川区北岛川6丁目7番35号 東京都岛川区北岛川 8 丁目 7 番35号

ソニー株式会社内 ソニー株式会社内

顧 ソニー株式会社

東京都品川区北品川6丁目7番35号

弁理士 松展

発明の名称

特許請求の範囲

多難配線構造の健議を有する当進体設置におい

多層配級の層間絶縁線に形成した接続孔内に導 覚材料が思め込まれ、

接環め込まれた導電材料の位置が上下層でずれ るようにした多層配線構造の電極を有して成る率 導体装置,

発明の詳細な説明

〔塵衆上の利用分野〕

本発明は、多層配線構造の電極を背する半導体 装置に関する。

[発明の概要]

本発明は、多階配線構造の電腦を有する半導体 **粧置において、多層配線の層間絶縁膜に設けた漆** 統孔内に誰電材料を埋め込み、この埋め込まれた 毎年材料の位置を上下層でずれるようにして多層

配線接迫の電極を構成することにより、蒸電材料 の初かれ不良を防止すると共に、ワイヤーポンデ ィング時の微観的ストレスによるリーク不良を防 止し、この種の学導体装置の高信頼性の向上を図 るようにしたものである。

(従来の技術)

近時、LS1(大規模半路体集機関路)におい では、その商船度化に伴い、配線の多層化とサブ ミクロンルール以下での配線の平均化 (接続孔へ のタングステン (W), モリプデン (Mo) 専の 苺冨体の運め込み)技術が必要となってきている。 一方、配絲の多層化に伴い、電極即ちポンディン グパッド部も多層配線構造で構成される。第4図 は従来のしS1における多層配線構造のボンディ ングパッド部の例を示す。質図において、口は第 1事電影例えばP形のシリコン基板を示し、その 主面に形成された例えばSio.等による絶縁膜切上 に沿って、LSI内部に接続される例えば多結晶 シリコンと高融点金属シリサイドからなるゼリサ

イド配線のがポンディングパッド部項に延長され ている。ボンディングパッド部例では第1層間路 緑蹊(5)。 第1号AL配線と同時形成の第1AL配 経度(G)、第2層間絶経膜(7)、第2層A&配線と同 時形成の第2AL唇線層(8),第3層間絶縁凝(9)及 び第3百Ak配級と同時形成の第3Ae配線層(10) が網次積層され、第1層間路縁膜切に膨成した接 校孔(5A)内に例えばタングステン又はモリブデン 等の基盤体(11)を埋め込んでポリサイド配線(9)と 第1AL配線層(6)とが接続されると共に、第2層 間種経膜の及び第3種顕絶経膜側に夫々互に対応 するように形成した複数の接続孔(TA)及び(9A)に 同様の導電体(11)を類め込んで第1A2 配線階的。 第2A2配線層的及び第3A2配線層(10)の相互 間が接続されて取る。(12)はメーバーコード膜で \$6.

[発明が解決しようとする課題]

ところで、上途の接続孔(5A)(7A)及び(9A)に退 め込まれたタングステンやモリブデン等の遊覧体

良が起き島くなる不都会があった。

本発明は、上述の点に握み、リーク不良がなく 且つ接続孔に進め込まれた導電体の調がれが生じ にくい信頼性の高い多層配線構造の電極を有する 単謀体装置を提供するものである。

(課題を解決するための手段)

本売明は、多層配線構造の電径を有する半導体 装置だおいて、多層配線の適間絶経数(5)(7(6)に彩 成した嵌接孔(5A)(7A)(9A)内に異質材料(15A)(15B) (15C) を領め込むと共に、この遅端材料(15A)(15B) (15C) の位置を互に即ち上下層ですれるようにして多層配線構造の電極(13)を構成する。

(作用)

上述の多層配線構造の電極(18)によれば層間線 縁取円(7)回の接続孔(54)(74)(94)に埋め込まれた 多電材料(154)(158)(15C)が上下層で互にずれた 位置に配されているので、この電腦(12)にワイヤ ボンディングを行ったときに、特に導電材料(156)

(11)は、配報暦(G(B)(10)を構成するA 2 系金属と の熱態最保数等の釜によって100gm平方以上の大 面積になると剝がれ易くなるので、数十g8平方 以下に接続孔(54)(74)及び(94)を小さくする必要 がある。一方、高密度化に停って待にゲートアレ イ**やスタンダードセルでは、ボンディング**バッド 部の新密度化によりポンティングパッド部側の面 積が今迄の1/2~1/5(例えば180 u n平方か 680μ8平方)に小さくなり、必然的に1米当り のポンディングストレス (圧力) 密度が高くなる 預向になってきている。さらに、接続孔(54).(7A) 及び(94)に埋め込まれたタングステン。モリブテ ン等の享電体(11)かA & 配線層(B)B及び(10)に比 べて非常に硬度が高いために、このポンテンィグ パッドBBAに例えばAs線券のワイヤボンディン グを行ったときに下地の絶縁膜(5)(2)を破壊して挙 坂切とショート不良が起り易くなっていた。従っ て、接続乳 (54) (74) (94) の大きさを望まれる数十 μα平方以下に小さくすると導電体(11)は剝がれ にくくなるが、逆にショート不良従ってリーク不

(15C) に加わるストレス (圧力) が下地の収線層 (6)及び(6)により設和され、下地の絶縁膜(2)を破壊 して辛雄体基板(1)とショート不良を起す事故が低 減する。役ってリーク不思が防止される。

また、ワイヤボンデンィグ時のストレスが緩和 されることから、連定材料(15A)(15B)(15C) を地 め込む接続孔(5A)(7A)(9A)の大きさもより小さく することが可能となり、運電材料(15A)(15B)(15C) の例がれも防止することができる。

〔 実施研 〕

以下、図面を参照して木発明による半導体装置 の実施例を説明する。

第1個及び第2回は、木発明の一例を示すもので、図はLSIの多層配線構造をなすポンティングパッド間を示す。同図において、(I)は第1 第電形例えばP形のシリコン基級、(2)は番原(I)上に形成しれたSig,等の路経膜、(3)はLSI内部への接続に供される例えば多結品シリコンと高融点金属シリサイドからなる出リサイド配線。(13)は太例

に係る多層配線構造のダンディングパッド部を示す。

木例のポンデンィグパッド部(13)は、絶縁膜② 上にポリサイド配線切と同時形成のポリサイド配 線照(14),第1層間絕緣膜(5)、第1層A & 配線と 同穹形成《集1A2配数区的,第2层简络绿膜(1)。 第2層A2配線と同時形成の第2A2配線題(6)。 第3層間絶縁膜側及び第3層A2配線と同時形成 の第3A2配線層(10)を順次積層し、第1層間絶 縁限(5)に形成した接続孔(5A)内に例えばタングス テンスはモリブデン等の導電体(15A) を残め込ん でポリサイド配線(3)と第1A8配線層(5)とを接続 すると共に、第2層間絶縁膜切に形成した複数の 後航孔(74)に阿傑の導電体(158) を堪め込んで第 1 A & 配線層(6)と第 2 A & 配線層(8)を接続し、さ らに第3層間抱縁膜(9)に形皮した複数の後統孔(94) に関様の球電体(15C) を壊め込んで第2Af配線 履例と第3AL配額層(10)を接続して成る。この 場合、図示のように各接統乳(5A)(75)及び(9A)は 直接に重ならないように互にずらして形成し、各

福電体(154)(158)及び(15C) が上下局で互に置な らないようになす。各接続孔(54)(7A)及び(9A)の 間積は十数 μ μ 平方以下とする。また、ポンデン イグパッド部(13)の位置に対応する番級(1)の表面 には、基板(1)と反対温電形、本例ではN形の島額 様(16)を形成する。(12)はオーバーコート額である。

かかる構成のLSI、即ちそのボンデンィグバッド部(13)によれば、各接級孔(54)(74)及び(9A)に埋め込む各導理体(154)(153)及び(16C)が互に 護ならないようだ千為配置されているので、例え はAu線等によるワイヤボンディングを行ったと きに、変質である選延体(15B)及び(15C)にストレスがかかるも、夫々下値の第2Aを配線階(3)及び第1Aを配線環(6)がストレスバッファ暦として 使用し、層間絶線膜(5)及び絶線膜(2)を破損して基 のに、下地にボリサイド配線層(14)が配されているので、このボリサイド配線層(14)がストレスバッファ層としてが こって、このボリサイド配線層(14)がストレスバッファ層として作用し、異定絶縁層(2)の破損を回

避することができる。したがってワイヤギンディング時のストレスによるリーク不良の発生を低端することができる。また、ワイヤボンディング的の絶縁膜辺の破損を防止することができるので、 接続孔(SA)(74)及び(SA)の大きさを十数 μα以下 とすることができ、薬電体(15A)(15B)及び(15C) の剝がれを防止することができる。

また、ボンディングパッド部(13)下に対応する 基板(I)には基板と反対導電形の島間域(16)が設け もれていることにより、振りにワイヤボンディン グ時のストレスにより絶縁膜(I)が破損してポンディングパッド部(13)が基係(I)側に療験したとして も、基板(I)とは接合によって電気的に絶縁されて いる島類域(16)に操触するだけで基板(I)に直接接 触しないのでリーク不良は生じないものである。 従って、信頼性の高いしS!を構成することがで ちる。

第3図は本発明の他の実施例を示す。本例は第2Aを配線暦間と一体の第2Aを配線でしる1内間への接続を行うようにし、第3層間絶縁膜側に

形成した十数3m平方以下の配積の複数の接続孔 (94)に導電体(15C) を埋め込んで第3Aを配線階(10)と第2Aを配線層面を接続し、他は第1図と同様の構成としてボンディングパッド部(17)を構成する。

かかる構成のポンディングパッド部(17)によれば、第1 A L 配線器(0及びポリサイド配銀層(14)がストレスパッファ暦として作用するので、ワイヤボンディング時のストレスによる層間絶縁膜(7)の及び絶縁膜(3)の破損及びその結果生じるリーク不良をさらに低増することができる。尚、第3 図の例ではポリサイド配線層(14)を省略して銀しA L 配線層(0のみとしても良い。

又、第1回の例においては、基準体(158)と(15C) は豆に重ならないように配置したが、豆に一部重 なるも位置的にはずれているように配置すること も可能であり、この場合にもワイヤボンディング 時のストレスを複和することができる。

(発明の効果)

特朗平3-1538(4)

本発明の半導体製匠によれば、その多層型線の 層間絶疑視に対した特殊孔内に導度材料を選め 込んではる多層配線構造の電極において、関めした された導性材を上下層でずれるように配と、 り、れたのなな様和することができ、 りのストレスを様和することができ、 クイでは、かかかる電機和することができ、 のストレスを様和することができる。 では、かかないできる。 の大いでは、 ができる。 では、 ができる。 でが、 ができる。 でが、 ができる。 でが、 がいたができる。 でが、 がいたが、 がいが、 がいたが、 がいが、 が

①は半導体装板、②は路縁膜、③はポリサイド配線、⑤(7)(9)は層間路縁限、⑥(8)(10)は人 2 配線層、(14)はポリサイド配線層、(15)は島領域、(4)(13)(17)はポンディングパッド部である。

図面の簡単な説明


第1図は本発明の半導体装置の一例を示すポンディングパッド部の版画図、第2図はその平面図、第3図は本発明の辛募体装置の他の例を示すポンディングパッド部の版面図、第4図は近来の半導体装置の例を示すポンティングパッド部の断面図である。

代度人 投段券 整


1 ··· 平縣体表版 2 ···· 他 陈原 9 ··· 对中化巴铁 5.7.9 ··· 看帮 蛇体瓣 68,74.9 ··· 连镜 乳 6.8.10 ··· 从配换度 (1.168,168,166 ··· W.Mo生の填定体

ローボッガッブパッド部 ローボッサインを発達 石一島 競技


3… 不可引行配換 為(8.6)…似既接着 15A,156,156……此海害力爆電体



第1図




特周平3-1538(5)



本 景明の花の例でますポンテンケバッ 部の前面凹 第 3 図





受事の手導体教養のボンデングパット部の針面 四 第 4 図

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.